News Center
アバールデータ、PCI Expressバス・ブリッジLSIを開発
[issued: 2007.09.26]
アバールデータは、組込用画像処理と大容量通信の高速化を可能にするPCI Express bus Bridge LSI「AAE-B04」を開発した。AAE-B04は、4レーンのPCI Expressの物理層、データリンク層、トランザクション層の処理回路を中心に、ローカルバス・コントローラ、メモリ・コントローラ、2チャンネルのDMAコントローラ、FPGAのコンフィギュレーション・ポート、I2Cシリアル・インターフェースなどを1チップに集積したシステム・オン・チップ(SoC)。このLSIにフラッシュメモリやDDR SDRAM、FPGAなどを接続すれば、PCI Expressのシリアルインターフェースを生かした大容量の画像処理システムや高速データ通信システムを容易に構成することができる。
AAE-B04は、27mm角の672ピンのEPGA(Enhanced Plastic Ball Grid Array)パッケージで、64ビットのバス幅と133MHzのバスクロックで最大1.06ギガバイト/秒のデータ帯域幅をもつローカルバス・コントローラを備え、1ギガビットのメモリチップで最大1ギガバイトの総容量のRAM、チップあたり128メガビットのフラッシュメモリで最大64メガバイトを扱うことができる。FPGAコンフィギュレーション・ポートは、アルテラのPSモード、ザイリンクスのSlaveシリアルモードに対応している他、2ポートのI2Cバス、1ポートの汎用シリアルバス、8ビットの汎用入出力を備えている。同社は、FA分野においても今後、高精細画像データの処理やセキュリティが必要になり、PCI Expressの採用が必須になるとし、自社のGigaチャネルシリーズ製品に組み込む他、デバイスとしての販売も予定している。
AAE-B04は、27mm角の672ピンのEPGA(Enhanced Plastic Ball Grid Array)パッケージで、64ビットのバス幅と133MHzのバスクロックで最大1.06ギガバイト/秒のデータ帯域幅をもつローカルバス・コントローラを備え、1ギガビットのメモリチップで最大1ギガバイトの総容量のRAM、チップあたり128メガビットのフラッシュメモリで最大64メガバイトを扱うことができる。FPGAコンフィギュレーション・ポートは、アルテラのPSモード、ザイリンクスのSlaveシリアルモードに対応している他、2ポートのI2Cバス、1ポートの汎用シリアルバス、8ビットの汎用入出力を備えている。同社は、FA分野においても今後、高精細画像データの処理やセキュリティが必要になり、PCI Expressの採用が必須になるとし、自社のGigaチャネルシリーズ製品に組み込む他、デバイスとしての販売も予定している。
Sponsor Links
TOP 10 ページ
- 自動車開発を革新する 先進プラスチック技術
- 富士フイルム、鳥インフルエンザウイルスを不活性化するバイオフィルタを開発
- NVIDIA、従来比100%の性能向上を実現する並列グラフィック・コンピュータを発表
- 欧州RoHS指令、9物質の追加を検討
- Openmoko社、スマートモバイルフォンの回路図を公開
- 技術では負けず嫌い 不断に考えて光るアイデア
- LabVIEWの新バージョン、マルチコアとFPGAへの対応を強化-『NIWeek 2008』から
- NI社、「LabVIEW」のシステム設計モジュール 初期バージョンを2009年中に投入
- NEC、2CPUサーバで世界最高の省電力性能を達成
- オートデスク、10周年を迎えた3次元アニメーションソフトの新機能を発表
Partner Solutions
EVENTS
-
CAEユニバーシティ
2008年 10月06日ー2008年11月28日
サイバネットシステム本社オフィス18階 (富士ソフトビル秋葉原) -
ものづくり支援セミナー 「設計者目線のPLM "PTC/CoCreate 製品開発システム”」
2008年 09月10日ー2008年09月10日
ベルサール九段 イベントホール -
CISCO & Rockwell Automation Private Show2008
2008年 08月29日ー2008年08月29日
シスコシステムズ合同会社 六本木オフィス 21階









連絡先
アバールデータ
営業部
TEL:042-732-1030
FAX:042-732-1032


